Новости сайта

Внимание, студенты группы 15-ПЭЛз

by Иванова Карина Игоревна -

Внимание, студенты группы 15-ПЭЛз, приезжайте на зимнюю экзаменационную сессию с письмами на технологическую практику с предприятий, на которых Вы планируете эту практику проходить. Образец письма:

_____________________________________________________________________________________________________

Фирменный бланк организации                            

   Декану РТФ Полоцкого 
государственного университета
                                                                 Грозбергу Ю.Г.

        Организация (полное название)  просит направить студента 4 курса Полоцкого государственного университета радиотехнического факультета специальности 1-36 04 02 «Промышленная электроника» Иванова Ивана Ивановича на производственную практику на период с 10.06.19 по 07.07.19.

         Гарантируем все необходимые условия для выполнения программы практики и обеспечения безопасных условий практики. По окончанию практики студенту Иванову Ивану Ивановичу будет дан отзыв о его работе.

            Подпись директора или начальника отдела (цеха)

______________________________________________________________________________________________________

По вопросам практики обращаться к Ивановой Карине Игоревне: kremenia@mail.ru


Оруженосцы микроэлектроники. Видеорепортаж с конференции по проектированию электроники в Сан-Франциско

by Рымарев Виталий Анатольевич -

Статья с Хабрахабра.

<!-- loadstorm-b8a4afc178 -->Каким образом студент или университетский исследователь может не просто спроектировать микросхему, но и получить ее в свои руки с фабрики? Ведь начальный взнос за фабричное производство микросхем для коммерческих целей как правило превышает миллион долларов? К счастью, такой путь существует за гораздо меньшие деньги — через организацию, которая называется Europractice. Я записал видео интервью с ее директором Carl Das.

А если студент вырастет и захочет завалить спроектированными его компанией микросхемами все континенты, но не знает с чего начать? И на это у меня есть ответ — я записал также видео интервью с Mark Scrivener, директором eSilicon’s Semiconductor Manufacturing Services. Мы с Марком вместе рассчитали по пунктам расходы и себестоимость условного российского чипа, который будет производится в больших объемах в 2016-2020 годах.

Эти и другие видео я записал на конференции Design Automation Conference (DAC), которая прошла на прошлой неделе в Сан-Франциско. Конференция DAC фокусируется на индустрии Electronic Design Automation (EDA), которая обслуживает проектировщиков микросхем. Среди людей, которых я проинтервьировал на прошлой неделе — гуру языка описания аппаратуры Verilog Джон Сангвинетти, руководители компаний, которые разрабатывают софтверные инструменты для разработчиков микросхем, разработчики плат с ПЛИС, один из основателей зеленоградской компании по проектированию микросхем ЭЛВИС Александр Галицкий и другие специалисты и бизнесмены.

dac_20150608_191252.jpgdac_20150608_124050.jpgdac_20150608_124532.jpg

Итак:
Сначала видео интервью с Carl Das, который является Director ASIC Services at IMEC, который отвечает за Emerging Business Program с TSMC и за Europractice IC Service. Расшифровываю, что это значит:

  • ASIC — Application-specific integrated circuit, специализированная микросхема, например которая стоит в айфоне.
  • IMEC — Interuniversity Microelectronics Centre — межуниверситетский центр исследований в области микроэлектроники, в котором работают около 2000 человек. Располагается в Бельгии и Нидерландах, с офисами в других странах.
  • Emerging Business Program — когда новой компании нужно попробовать выпустить микросхемы малым тиражом.
  • TSMC — Taiwan Semiconductor Manufacturing Company — крупнейший контрактный производитель микросхем в мире
  • Europractice IC Service — специальный сервис обслуживания университетов, который за сравнительно небольшие деньги (тысячи евро вместо сотен тысяч) предоставляет доступ к легально лицензированному программному обеспечению для разработки микросхем, а также, снова за сравнительно небольшие деньги (десятки тысяч евро вместо миллионов) к производству микросхем на фабрике.

 

А теперь видео интервью с Mark Scrivener, Director SMS Sales, eSilicon

  • SMS — это Semiconductor Manufacturing Services — сервисы по производству полупроводниковых изделий
  • eSilicon — компания, которая в начале XXI века стала пионером новой модели бизнеса — сервисы по разным физическим аспектам проектирования микросхем, интеграция с блоками от различных проектировщиков и взаимодействие с фабриками. Эта компания стала знаментой после того, как они сделали ASIC для iPad.

Короче, если вы спроектировали на логическом уровне новый микропроцессор или DSP, отверифицировали его функциональность на симуляторе, определили что он вписывается в бюджет тайминга после синтеза, и при этом вы не хотите возиться с физическими аспектами проектирования микросхемы (place & route, parasitics extraction, design rule check), а также если вам хочется минимизировать разбирательство с юристами в других странах, как лицензировать разные IP блоки, и если вы не очень любите общение с фабриками на Тайване или в Дрездене напрямую — то eSilicon для вас.

На видео Марк демонстрирует, как любой российский школьник может зарегистрироваться у них на сайте и ввести параметры чипа, который он собирается произвести ( на сколько нанометров, какого размера, есть ли на нем SRAM и аналоговая часть ), какой тестер на фабрике использовать и время тестирования, а также планы по выпуску в разные годы — 100,000 в первый год, 500,000 во второй и т.д.

После этого вебсайт подумает и сгенерирует PDF файл на много страниц, где подробно расписываются все расходы и себестоимость чипа. В частности вы можете прикинуть себестоимости, с которыми можно произвести некоторые гипотетические будущие российские чипы.

И самое интересное — этот PDF файл является legally binding quote, т.е. если у школьника, играющегося с сайтом, найдется пара миллионов долларов карманных денег на начальный взнос и желание произвести чип, то eSilicon имеет юридическое обязательство предоставить ему такую возможность по опубликованной цене:



Аналогом Europractice в США является MOSIS, а конкурентом eSilicon является в частности Open-Silicon.


 

Пока мы обсудили кульминацию микроэлектронного проекта — изготовление микросхемы на фабрике. Но как такой проект начинается?

В последние 25 лет дизайн микросхемы чаще всего пишется на языке описания аппаратуры Verilog (в Европе и у военных — VHDL), после чего специальная программа (logic synthesis) превращает дизайн в граф из проводов и логических примитивов, другая программа (static timing analysis) сообщает дизайнеру, вписывается ли он в бюджет скорости, а третья программа (place-and-route) раскладывает этот дизайн по площадке микросхемы.

Когда дизайн проходит все этапы: кодирование на верилоге, отладка, верификация, синтез, static timing analysis, floorplanning, place-n-route, parasitics extraction и т.д. — получается файл под названием GDSII, который отправляют на фабрику, и фабрика выпекает микросхемы. Самые известные фабрики этого типа принадлежат компании Taiwan Semiconductor Manufacturing Company или TSMC.

Я проинтервьировал человека, который является для языка Verilog примерно тем же, кем являются для языка Си Керниган и Ричи. Джон Сангвинетти — ранний гуру верилога со времен 1980-х, основатель компании Chronologic Simulation, которая подарила миру быстрый симулятор верилога VCS (Verilog Compiled code Simulator), который сейчас использует большинство разработчиков крупных чипов. Джон поприветствовал российских молодых людей, которые изучают Verilog и высказал пару мыслей о высокоуровневом синтезе и его применимости к разработке out-of-order процессоров:



Применим ли высокоуровневый синтез к разработке out-of-order процессоров?



Для тех читателей, кто не в курсе, как выглядит Verilog, привожу один из примерчиков, которые я написал для студентов, вместе со схемой, в которую он транслируется («синтезируется»):

module pow_5_implementation_3
(
    input clock,
    input reset_n,
    input run,
    input [17:0] n,
    output ready,
    output [17:0] n_pow_5
);

    reg [4:0] shift;

    always @(posedge clock or negedge reset_n)
        if (! reset_n)
            shift <= 0;
        else if (run)
            shift <= 5'b10000;
        else
            shift <= shift >> 1;

    assign ready = shift [0];

    reg [17:0] r_n, mul;

    always @(posedge clock)
        if (run)
        begin
            r_n <= n;
            mul <= n;
        end
        else
        begin
            mul <= mul * r_n;
        end

    assign n_pow_5 = mul;

endmodule





На конференции продавали книжки по верилогу:



А вот стенд компании Doulos Training которая за деньги учит инженеров разных компаний языкам Verilog и VHDL, верификации и связанным технологиям. У этой компании есть несколько конкурентов, в частности Willamette HDL и Sutherland HDL:




Также я встретил начальников отделения верификации в Synopsys, эта группа сейчас поддерживает симулятор верилога VCS.
Глава отделения — Manoj Gandhi (слева), Executive Vice President and General Manager, Verification Group, а справа — Jayant Nagda, он был менеджером реализации SystemVerilog в VCS в начале 2000-х:



У Synopsys был большой стенд на выставке, это одна из троицы крупных компаний индустрии программных стредств разработки электроники, два других члена троицы — это Cadence и Mentor Graphics:



Cadence — компания №2 в EDA. В декабре прошлого года они проводили семинары в Москве, точнее в МИФИ:



На стенде Cadence демонстрировали новый тул для синтеза под названием Cadence Genus — по-видимому конкурент Synopsys Design Compiler — основного тула для логического синтеза, используемого разработчиками ASIC-ов:



Mentor Graphics — компания №3 в EDA. Еще в 1996 году я пристроил одну группу в МФТИ делать проекты для Mentor Graphics прямо из Долгопрудного:



Помимо трех крупных компаний в индустрии EDA есть игроки поменьше, которые эксплуатируют свои ниши. Одним из таких игроков является компания SILVACO, которая разрабатывает программы для физической части разработки ASIC — моделирования на физическом уровне, проверки правил дизайна, нахождения всяких паразитных эффектов на наноуровне. (Этот этап наступает после разработки дизайна на логическом уровне). В SILVACO работает несколько русских, в частности Алексей Жариков (на видео внизу слева) и Гаяр Усманов (справа).

Мы побеседовали на следущие темы:

1. Можно ли устроить в России стартапы в области физической части разработки микросхем?
2. Что происходит в Беларусии (завод Интеграл как поставщик кадров для EDA индустрии).
3. Способствует ли наличие локального фаба возникновению EDA компаний?



После чего я поговорил с начальником компании (председатель совета директоров) Iliya Pesic, SILVACO Chairman of the Board, он сказал мне, что они расширяются в Восточную Европу и плотно работают с фабриками, от которых получают PDK (Process Design Kit — информация, необходимая программным средствам разработки для поддержки производства на данной фабрике):




Я участвую в конференциях DAC c 1996 года и замечаю, когда те или иные темы становятся модными. Текущая мода — повышенный интерес к тематике ПЛИС / FPGA. Причем эта тематика популярна в этом году не только на DAC, но и среди нетехнических СМИ — в связи с покупкой Интелом компании по разработке FPGA под названием Altera. За $16.7 миллиардов долларов!

Когда в марте по интернету пошли слухи о сделке Intel-Altera, многие журналисты просто не поняли, чем занимается компания, за которую Интел решил уплатить такие бешенные деньги. Один домыслил, что Альтера якобы «главный конкурент интела по процессорам» (при том, что альтеровские FPGA — это вообще не процессоры, хотя процессор может стоять рядом с reconfigurable gates), другой — что Альтера якобы «производитель телекоммуникационного оборудования» (никакого телекоммуникационного оборудования Альтера не производит), третий — что Альтера якобы «контрактный производитель микросхем» аки TSMC (при том, что у Альтеры вообще нет своих фабрик).

Что такое ПЛИС / FPGA я на пальцах объяснил в другом посте на Хабре — Как начать разрабатывать железо, используя ПЛИС — пошаговая инструкция. Но повторим эту информацию снова:

В самом простом варианте FPGA состоит из матрицы однородных ячеек, в функцию каждой из которых можно поменять с помощью мультиплексоров, подсоединенных к битам конфигурационной памяти. Одна ячейка может стать гейтом AND с четырьмя вводами и одним выводом, другая — однобитным регистром и т.д. Загружаем в конфигурационную память последовательность битов из памяти — и в FPGA образуется заданная электронная схема, которая может быть процессором, контроллером дисплея и т.д.

ПЛИС-ы / FPGA — не процессоры, «программируя» ПЛИС (заполняя конфигурационную память ПЛИС-а) вы создаете электронную схему (хардвер), в то время как при программировании процессора (фиксированного хардвера) вы подсовываете ему цепочку написанных в память последовательных инструкций программы (софтвер).

Внизу — схема простейшего блока FPGA, в который входит look-up table (LUT) и flip-flop. Правда в этой схеме не показаны мультиплексоры, которые меняют функцию ячейки, и соединения с конфигурационной памятью.



Диаграммы, иллюстрирующие структуру FPGA:



И еще одна:



В своих предыдущих постах про ПЛИС-ы (1, 2) я писал о студенческих FPGA платах за $80-$150-$300, а теперь посмотрим на производителей «взрослых» плат стоимостью от $5,000 до $50,000 и выше, с быстрыми и большими Xilinx Virtex-7 FPGA. Эти платы используются разработчиками ASIC-ов для прототипирования:

Компания из Германии proFPGA:



Компания из южной Калифорнии Dini Group:



Компания из северной Калифорнии S2C:



Но большие FPGA платы для меня не в новинку — еще в XX веке я участвовал в конференции FCCM (IEEE Symposium on Field-Programmable Custom Computing Machines) в Винной Стране (Wine Country), на которой треть народу были университетские исследователи, треть — проиводители больших FPGA плат и треть — товарищи из армии и ЦРУ, которые использовали эти платы для своих секретных нужд (расшифровывание, обработка сигналов и т.д. — см. ieeexplore.ieee.org/xpl/mostRecentIssue.jsp?punumber=5734&filter%3DAND%28p_IS_Number%3A15334%29&pageNumber=3 )

А вот что было для меня в новинку в этом году — это большое количество новых компаний, которые продают в виде интеллектуальной собственности (semiconductor IP), дизайн блоков из ячеек FPGA, которые можно поместить на ASIC. Вот одна такая компания из Франции, Menta:



Вот еще одна, flexlogix из Silicon Valley:



И еще одна — французская ADICSYS, у основателя которой, Peer Schmitt, я взял видео-интервью, зачем все это нужно. Оказывается, одна из причин использования FPGA на ASIC-е — это чтобы (!) разработчик микросхемы мог утаить самую секретную часть схемы от фабрики (!) Типа 95% микросхемы несекретно, а засекреченная state machine прошивается уже после производства, когда тепленькая микросхема возвращается с Тайваня в Зеленоград:



Потом я встретил группу дефилирующих русских, в том числе Влада и Елену Потаниных, основателей компании Viveng, которая занимается сервисами до аналоговому и mixed-signal (цифровому и аналоговому) дизайну. Компания находится в Silicon Valley, до нее Потанины работали в Texas Instruments, National Semiconductor, Zilog, на Ангстреме, учились в МИФИ и МИЭТ-е.

К Потаниным примкнул специалист про флэш-памяти Александр Котов из компании Silicon Storage Technologies, которую несколько лет назад купил производитель микроконтроллеров Microchip Technology. «О, еще один русский микрочиповец!» — воскликнул я, ибо микрочиповцы мне хорошо знакомы, я даже делал доклад на их конференции в Санкт-Петербурге.

Поговорили про перевод учебника Харрис & Харрис на русский, который распостраняется бесплатно и про судьбы России.



И немного про актуальность аналогового дизайна — как вообще, так и для России в частности:



А вот еще один российский проект на DAC-е — спроектированная в России плата Black Swift на стенде Imagination Technologies. Сама плата маленькая черная, она стоит на большой демонстрационной:



Еще я встретил Фумико Сузуки, консультантку по японскому электронному рынку, которой опять же поделился про перевод учебника Харрис & Харрис на русский, который распостраняется бесплатно. Также я рассказал, что Х&Х был переведен и на японский и упомянул про критиков, которые уверяют, что россияне должны якобы читать такие учебники только на английском.

Реакция Фумико на вопрос, правильно ли переводить Харрис & Харрис: «Конечно, конечно. Когда вы читаете на своем языке, вы выучиваете больше. Когда вы привыкнете, вы можете читать и на английском, но в любом случае — отличная книга.»



Китаянка Манни Райт, инженерный менеджер приложений, тоже считает что тексты на сложные темы молодым студентам может быть лучше читать по китайски (Харрис & Харрис также переведен на китайский):



А вот мнение Линка Джепсона, рожденного в США американца, который из спортивного интереса выучил русский язык и прожил года полтора в Зеленограде жизнью российского инженера. Линк — инженер по верификации (SystemVerilog, UVM) чипа, который делает ray-tracing для генерации реалистичных трехмерных изображений:

По русски: «главное — делайте крутые чипы, что-то полезное [а язык — вторичен]»:



По английски про Harris & Harris:





Но Линка я, в отличие от всех перечисленных товарищей, встретил не на DAC-е, а на конференции под названием SVOD (Silicon Valley Open Doors), которая проходила одновременно с конференцией DAC, но не в Сан-Франциско, а в 60 километрах южнее, в Музее Истории Компьютеров в Маунтин-Вью. Как можно догадаться из названия («Свод»), это конференция, которая сводит русских стартапщиков и американских инвесторов.

Я зашел на SVOD, чтобы наугад отловить кого-нибудь, кто имеет отношение к российской электронике, и заодно поглазеть на деловых русских девушек, которые как правило тусуются на таких конференциях. Девушки отыскались сразу в лице Анны Дегтеревой, одной из организаторов UTGEM'14, украинской конференции хайтека, которую я описал в panchul.livejournal.com/390486.html.

Анна подтвердила мое наблюдение, что в этом году народу на Свод приехало гораздо больше, чем в прошлом году:



Довольно быстро нашлись и люди из российской электроники, в лице Александра Галицкого, человека со следующей биографией: МИЭТ, МФТИ, Зеленоград, ЭЛАС, бортовой компьютер космической станции «Салют», соглашение с Sun Microsystems, участие в основании НПО ЭЛВИС и компании ЭЛВИС-ПЛЮС, венчурный фонд Almaz Capital.

Я спросил мнение Александра Галицкого по следующим вопросам:

1. Почему кооперация между Imagination Technologies и группой компаний ЭЛВИС является значимой? Imagination Technologies больше всего известна как разработчик графического процессора PowerVR внутри Apple iPhone, а также лицензиат процессорных ядер архитектуры MIPS. Группа компаний ЭЛВИС известна как разработчик космической микроэлектроники и «умных камер», которые используются в частности для обеспечения безопасности аэропорта Шереметьево.

2. Как улучшить образование молодых российских инженеров в области микроэлектроники?

3. Как можно использовать российские фабрики Микрон и Ангстрем в Зеленограде?

4. Как вывести микросхемы, спроектированные в России, на мировой рынок?



Потом Александр Галицкий пошел на сцену выступать, а я выпил кофе и пошел домой писать этот пост:

 

Ручной монтаж сложных плат на компонентах 0402, 0603, QFN, LQFP и THT [Хабрахабр]

by Рымарев Виталий Анатольевич -

Приветствую!

 пример платы

Сегодня речь пойдет о том, как добиться высокого качества монтажа на платах с большим количеством компонентов — до 1500шт (можно и больше при плотном монтаже или при сборке 1-2 плат одновременно — не более). Потребность в таком сложном монтаже обычно возникает при изготовлении первого макета или нескольких образцов, чтобы убедиться в правильности трассировки печатной платы (основных сложных моментов) или же при разовом производстве. После получения такого макета можно начинать отлаживать программное обеспечение и вносить корректировки в плату. Заводская сборка, в этом случае, не совсем подходит из-за ее стоимости, подготовки конструкторской документации, подборки компонентов, сроков, макетирования и многого другого (под катом картинки на 8Мб).

Рис. 1. Готовая печатная плата с компонентами 0402 (обратная сторона).

Итак, начнем с того, что определим, что нам понадобиться. Весь поверхностный монтаж будет производиться феном и паяльной пастой, так как это в разы быстрее и качественнее чем паяльником и припоем в проволоке.

1. Паяльная станция (например, Lukey 852D+ с насадкой 10мм).
2. Тонкий немагнитный пинцет (для установки компонентов).
3. Пинцет с широким захватом (для нанесения паяльной пасты).
4. Флюс (например, Amtech NC-559-ASM, или другой безотмывочный).
5. Паяльная паста (Solder paste W001).
6. Хороший свет и стол.
7. Кисточка/ванночка/спирт для промывки печатной платы.

В процессе станет понятно что есть что, так что тут заострять внимание не будем. Для начала выполним все приготовления и поймем технологию пайки. Для того, чтобы спаять две поверхности, их необходимо сначала залудить, затем прислонить друг к другу, нагреть и после того, как олово полностью расплавится — остудить. Это вкратце. Качественная пайка не имеет вкраплений, раковин, трещин и имеет однородную структуру. Остывание припоя должно происходить в неподвижном состоянии, только в этом случае он застынет правильно.
Паяльную пасту необходимо немного доработать. Для того, чтобы она хорошо накладывалась и растекалась равномерным слоем ее необходимо разбавить с флюсом в пропорции примерно 2:1 (хорошо размешать в однородную массу). В некоторых случаях пропорция может изменяться, например, если все контактные площадки имеют большую площадь, то припой должен быть несколько гуще и наоборот.

 

Рис. 2. Паяльная паста.

Для того, чтобы пошагово объяснить весь процесс монтажа спаяем часть небольшой платы на которой расположены различные компоненты. Первое, что необходимо сделать (если плата только с производства и чистая) — это нанести на нее припой. Самый простой и быстрый, при определенной сноровке, способ — это нанесение широким пинцетом (или шпателем). Ниже приведены слайды процесса нанесения припоя. За один раз необходимо брать небольшое количество припоя и аккуратно равномерным и тонким слоем наносить его на плату (как лопаткой). Нет необходимости наносить его исключительно на контактные площадки, в процессе прогрева, из-за большого количества флюса, лишнее олово перейдет на контактные площадки либо превратиться в шарики, которые необходимо перенести на контактные площадки вручную (далее будет описано как это делать).

 


Рис. 3. Процесс нанесения припоя на плату.

Расстановка компонентов. Не все компоненты можно расставлять сразу после нанесения паяльной пасты. Например, элементы в корпусах LQFP с шагом выводов меньше чем 0,8 мм необходимо ставить немного позже — уже после первого прогрева феном, в противном случае, будут короткие замыкания между выводами, которые будет сложно удалить (конечно можно использовать «оплетку», но попробуем обходиться без нее). Итак, в первую очередь установим SMD конденсаторы, резисторы, диоды и т.д, компоненты в QFN корпусах. Для этого нам необходим тонкий немагнитный пинцет. Для быстрого и удобного поиска компонентов я использую поиск в Altium Designer (проект, соответственно сделан там же). Поиск компонентов выполняется слева направо, сверху вниз, выбираем компонент, например, конденсатор 100n, находим их все и устанавливаем на плату.





 

Рис. 4. Установка компонентов на плату.

Если необходимо собрать несколько плат, то лучше устанавливать компоненты сразу на 2 или 4 платы, так как в этом случае уменьшается вероятности ошибки установки компонентов не на те места, также это значительно уменьшит общее время сборки. Для того, чтобы упростить сборку, компоненты могут быть помещены в кассу, тогда их удобнее доставать и быстро запоминается их местонахождение. После того, как все необходимые компоненты установлены можно приступать к прогреву и непосредственно пайке. Плата должна лежать на ровной поверхности, которая не боится сильного нагрева. В левой руке необходимо держать фен, в правой пинцет. Температура (выставленная на индикаторе) приблизительно 390 град. — это довольно высокая температура, но именно для этой станции такое значение является нормальным (также, если нет специальных ограничений по температуре пайки компонентов). Процесс пайки сводится к прогреву отдельных частей платы (делать это нужно как можно равномернее), на которых стоят компоненты, избегая перегревов и «вспучивания» текстолита. Для плат с маленьким количеством больших полигонов и 4-слоек температуру необходимо уменьшить до 360 град. Во время прогрева необходимо следить за тем, как плавится олово и одновременно пинцетом поправлять компоненты на контактных площадках. Особенно следите за компонентами типоразмера 0402, так как они начинают «плыть» на флюсе и могут перемешаться на плате. В процессе пайки олово скатывается в шарики, а между некоторыми контактными площадками образуются «залипоны» убирается это все с помощью компонента (например, конденсатора), захваченного пинцетом (главное запомнить с какого места взят компонент). Он собирает на себя лишнее олова, которое потом можно перенести на большие контактные площадки. Все это необходимо делать при прогреве платы, пока не высох флюс (его можно нанести отдельно если что-то не получилось с первого раза). После пайки первой партии компонентов плата выглядит примерно так:

Рис. 5. Первый прогрев.

Я намеренно не стал устанавливать SOIC, чтобы показать как удобнее его паять. Перед установкой компонентов в LQFP и SOIC необходимо нанести тонкий стой флюса на (залуженные!) контактные площадки — это сделает пайку более качественной. Далее устанавливаем оставшиеся компоненты. Замечу, что чем меньше шаг выводов у компонентов, тем точнее их нужно позиционировать. Например, STM32F107 в корпусе LQFP64 во время прогрева будет не поднять пинцетом, так как если он сдвинется хотя бы на половину шага выводов (а это всего 0,25 мм), то олово зальется на соседние контактные площадки. SOIC можно будет приподнять для предварительного прогрева платы, так же это актуально для компонентов в пластиковом корпусе (реле, разъемы, оптопары и т. д.). При втором прогреве уже нет необходимости прогревать всю плату, можно ограничиться теми местами, где установлены необходимые компоненты. После пайки и промывки плата выглядит так:

Рис. 6. Второй прогрев.

Данная плата имеет двухсторонний монтаж. При пайке компонентов с другой стороны нижние (установленные ранее) начнут съезжать. Чтобы этого не происходило, необходимо установить плату на монтажные стойки (закрепить в держателе) или поставить несколько разъемов, чтобы избежать соприкосновения уже припаянных компонентов с поверхностью. Для качественной пайки выводных компонентов, тоже имеется пару ухищрений. Я всегда использую припой с флюсом (например RA-0,5), диаметром, соответственно, 0,5 мм. Чтобы получилось правильное затекание припоя между металлизированным отверстием и выводом компонента необходимо, чтобы во время непосредственно процесса пайки всегда соприкасались четыре предмета: паяльник, контактная площадка, вывод компонента и припой, а делается это так: прислоняем паяльник к выводу так, чтобы он одновременно касался пояска «пада», затем подносим припой и прислоняем его к паяльнику, как можно ближе к выводу компонента и «паду». В результате этого припой будет затекать в разогретое отверстие и образует небольшой «наплыв», после чего необходимо убрать припой, а затем паяльник от вывода и «пада».



Рис. 7. Пайка выводных компонентов.

В следующей статье я расскажу про установку BGA компонентов (BGA84, BGA78, BGA620 и даже BGA1084) с помощью фена. А также плюсы и минусы установки BGA при помощи специализированной инфракрасной паяльной станции.
PS: Если есть какие-либо советы на тему ручного монтажа, с удовольствием выслушаю, также могу подсказать, если что-то осталось неясным.

Комментарии можно прочитать здесь (Источник)

Создание печатных плат для мелкосерийного производства

by Рымарев Виталий Анатольевич -

Источник

На Хабре много статей по настройке и сопровождению IP телефонии и сопутствующего оборудования. Встречаются статьи и по разработке печатных плат. Есть статьи и о том, как самому сделать печатную плату при помощи ЛУТ технологии. Например, «ЛУТ на виниле или домашняя Arduino Mini». Есть описание разных систем проектирования печатных плат: Cadence, Eagle , DipTrace или описание отдельных процессов при разработке печатных плат, таких как передача информаци из Altium в AutoCAD.

Хочу представить статью о том, как происходит постановка на производство печатной платы на основе опыта фирмы и собственного опыта по другим работам. Моей задачей является модернизация существующей платы для усовершенствования существующих качеств и, возможно, открытия новых, доселе не виданных для нее горизонтов.

За основу была взята плата ЦПУ с кодовым названием «G20». Данная плата в последствии стала основной для многих разработок фирмы. Она будет использоваться с пристегнутыми платами в разных конфигурациях. Несколько разработчиков работает над проектами для этих плат, каждый ведет свою плату-надстройку и основную.

Когда-то давно, еще до меня, в моей фирме разработали замечательную плату, благодаря продуманной конструкции, послужившую коркой для многих устройств фирмы. Выбор остановили на процессоре Atmel ARM9 G20, в качестве ПЛИС (программируемая логическая интегральная схема, FPGA в англ. литертуре) для связи с другими платами используется Cyclone III от Altera. Cвязь между ПЛИС и ЦПУ — по параллельной шине, которая совместима с шиной памяти процессора.

Процессор работает на частоте 400 МГц, на плате установлена память две микросхемы SRAM 512Mбит через 32 разрядную шину. Также на плате установлен fast ethernet 10/100 и 2 host USB, которые могут использоваться как для загрузки программы, так и для подключения к Wi-Fi, сетевого адаптера и прочих устройств. Так же в схему заложена микросхема PRI, обеспечивающая поток Е1/Т1 на случай подключения к телефонной сети.

На плате установлены разъёмы для подсоединения вспомогательных плат. Одна плата может быть подсоединена сверху (в виде мезонина), и две по бокам. Разъёмы двухрядные с шагом 2,54 мм, с пайкой в отверстие. Их плюсом является доступность, как по цене, так и по наличию в магазине, на базаре, в закромах. Тоже касается и ответных частей. Минус — они большие, за счет большого шага между контактами у них меньше соединительных линий, компоненты с монтажом в отверстия занимают место для трассировки во всех слоях платы, а разъёмы для верхней платы разграничивают плату на три части. Монтаж в отверстия позволяет ставить разъём как вверх так и вниз. Хотя на практике все платы ставятся поверх основной.

Для этой платы были разработаны несколько типов плат субмодулей, которые конструктивно можно назвать мезонинами. Так же платы могут посредством переходников присоединятся по бокам от платы.

Одним из таких модулей является плата GSM на четыре или восемь каналов. Съёмный мезонин позволил разработать платы на различных GSM модулях от разных фирм и выпустить платы на несколько диапазонов (GSM, UMTS, WCDMA). А так же устанавливать платы для традиционной телефонии и создания мини АТС с расширенными функциями. Есть версия с SIM банком на 100 SIM карточек.

Разнесение функций на несколько плат позволило отлаживать платы отдельно друг от друга и впоследствии выпустить усовершенствованные модели мезонинов. Так же плата служит для отладки и тестирования отдельных программных модулей для будущих систем. К её контактам можно подключить EvBoard и начать отладку до изготовления собственной платы.

Со временем возможностей основной платы перестало хватать и решено было разрабатывать новую плату взамен существующей. Использование параллельной шины накладывало свои ограничения на скорость обмена и количество одновременно нагружаемых плат. Это позволило составить требования к новой плате.

Плата должна иметь больше оперативной памяти, раздельную шину между памятью и ПЛИС, возможность использования быстрых последовательных каналов для связи с платами, по возможности наличие PCIe. На этапе выбора компонентов добавились дополнительные требования: встроенный программатор для ПЛИС, два разъёма Ethernet, USB-hub, HDMI, совместимость со старыми платами. Часть интерфейсов была заложена в виде отдельных разъёмов для подключения устройств при помощи шлейфа.

После анализа доступных процессоров выбор пал на iMX6 от Freescale. По сравнению с конкурентами на него была открыта вся документация, у него была вменяемая документация и рекомендации доступные без длительного подписания NDA, пригодный к «простой» пайке BGA корпус, «нормальная» шина памяти, поддержка плавающей запятой и ряд других преимуществ. За ядро ARM Cortex-A9, поддержку плавающей запятой и другие плюшки, голосовал не я. Таким образом, получили компромисс современных мобильных технологий и возможностей нашего производства.

Схему взяли от одного из отладочных комплектов и переработали под свои нужды.

Выбор соединительных разъёмов для боковых плат тоже являются компромиссом между желанием получить много сигналов параллельных и последовательных и ценой на разъёмы. Цена за пару которых может переваливать за 60 у.е. Решено было остановится на торцевом разъёме PCIe. В будущем это позволит сэкономить на одном разъёме в паре плат. При этом разъём удовлетворит как передаче быстрых сигналов до 3.125 ГГц, которые присутствуют в Cyclone GX.

Так как у нас нет необходимости использовать E-Ink дисплей, то на параллельную шину процессора повесили ПЛИС, дополнительно соединили PCIe шину процессора и гигабитную шину ПЛИС через высокоскоростной ключ. Теперь у нас процессор может отдавать PCIe либо в ПЛИС, либо на один из боковых разъёмов. Помимо PCIe x1 с процессора на разъёмы выведены 4 гигабитных канала на каждую сторону. В дальнейшем планируется использовать их для “быстрых” соединений.

3D моделирование внутри пакета проектирования позволяет «не закрыть» важные разъёмы другими платами.

Дальше нужно было уместить все в нужные нам размеры платы, но при этом оставить возможность доработки платы на месте для случая «это паяем, это не паяем». Такой подход позволяет делать сложную плату у контрактного производителя, а у себя допаивать интерфейсы под заказчика. В итоге заказчик не платит за то, чем нем пользуется. Эти ограничения не позволяют сделать все миниатюрным в размере 0201 и разместить максимально близко друг к другу. К тому же иногда приходится выводить сигналы наружу для возможности запаять перемычку. Это плата за универсальность.
Приходится искать другие пути по минимизации занимаемой площади.
Так, например, конденсаторы одного номинала и напряжения могут занимать больше места по высоте или по площади. Многие микросхемы выпускаются в разных типах корпусов и могут при одинаковой функциональности существенно экономить место.

Можно оценть различия SOIC и QFN корпусов DC-DC преобразователей. По сравнению с ними корпуса DDPAK и TO220 просто гиганты.

У Texas Instruments есть различные типы step-down DC-DC. Но современные преобразователи способны работать на более высоких частотах и требуют меньшей величины индуктивности. Если величина тока 1-2 А, то можно найти индуктивности и 12 … 18 мкГн в приемлемых по размерам корпусам. А если нужно обеспечить ток 5 А и более, то размеры индуктивности становятся слишком большими. Выбор другого преобразователя позволит перейти к индуктивностям 1 … 2 мкГн и вписаться в габаритные показатели. Причем не только по площади и высоте, но и по весу компонентов.

При проектирование печатной платы необходимо учитывать влияние компонентов друг на друга и стараться отделять чувствительные к помехам цепи от источников помех. Которыми, кстати, являются импульсные DC-DC преобразователи. Поэтому применение экранированных индуктивностей, схем компенсации и размещение источников вторичного питания подальше от чувствительных цепей может спасти кучу нервов в дальнейшем. Когда невозможно разнести элементы на плате, приходится ухищряться разными способами ограничивая влияние сигналов внутри платы.

Здесь показана область земляного слоя вблизи ВЧ разъёмов внутри слоя питания на плате PCI GSM шлюза.

Вырез на внутреннем слое земли для уменьшения взаимного влияния цифровых и ВЧ шумов на плате PCI GSM шлюза.

Стоит заметить, что трассировка печатной платы для производства ЛУТом и для производства на заводе отличается.
Так же будем иметь различия в требованиях монтажа компонентов.
При малых партиях или единичном производстве прототипов требования монтажников могут быть вроде: «мне нужна плата и компоненты, если есть трафарет для монтажа SMD компонентов — давайте». Часто достаточно карты монтажа компонентов, где иногда разным цветом указано, какие компоненты куда ставить, а иногда просто указаны позиционные обозначения. Без указания точных координат. Ниже представлен кусок такого сборочного чертежа.

Если мы собираемся делать сложные платы или простые, но большого объёма, то стоит обратить внимание на серьезных контрактных сборщиков. У них есть оборудование как для монтажа, так и для проверки собранных плат. У них и требований больше. К качеству печатных плат, трафарету, компонентам и даже трассировке.

На печатных платах могут потребоваться технологические зоны по краям для движения платы по конвейеру. Их размеры зависят от производителя и для наших производителей достаточно 3 … 5 мм. Если на краю платы компоненты не монтируются, то технологические зоны можно не использовать. Плата будет перемещаться по конвейеру, опираясь на свои края. Если плата имеет неровные контуры, то для нормального движения по конвейеру нужно будет выровнять контуры при помощи технологических зон.

Так же может потребоваться дополнительная оснастка для нанесения паяльной пасты. Для проектов с элементами поверхностного монтажа обычно это трафарет. Если планируете делать большую партию плат или плата будет не единичной, то лучше сразу доработать библиотечные компоненты “под производство”.

Под термином “под производство” я имею ввиду как монтажное производство так и производство самих плат.
Для монтажников важно, чтоб все компоненты имели правильные посадочные места.
Посадочное место под компонент обычно чуть больше чем припаиваемый элемент, чтоб оставались зазоры на случай неточностей позиционирования. Но и слишком большими их делать не стоит. На больших площадках мелкий компонент может увести в сторону и получим брак монтажа. К тому же на большой площадке может быть слишком много паяльной пасты и при расплавлении выкипающий флюс поднимет компонент боком. Если же контактная площадка большая, а отверстие под трафарет уменьшить, то припой может растечься по площадке и не достанет до ножки компонента.

Для компонентов с шагом между выводами менее 0,5 мм рекомендуют делать открытие в трафарете под паяльную пасту меньше контактной площадки, чтоб паяльная паста не выдавливалась установленным на нее компонентом и при оплавлении не образовывались короткие замыкания и перемычки.

На рисунке красным показана граница открытия паяльной маски, сиреневым — контактная площадка, черным — открытие в трафарете под паяльную пасту.

Сейчас очень много компонентов выпускаются во все меньших и меньших по размеру корпусах и, несмотря на повышающуюся эффективность, перед разработчиками стоит задача отводить тепло от микросхем. Так, если размеры корпуса малы, то через крышку отвести необходимое количество тепла не получается и придумали «ход конем» — припаивать донышко микросхемы к плате, а уже плата отводит тепло через слои меди.

На практике у меня была возможность убедится в эффективности такого метода охлаждения, когда в микросхемах с не припаянным брюшком включалась термозащита от перегрева, и когда после припайки температура микросхем снизилась, а платы повысилась и даже стали греться разъёмы, так как сброс тепла происходил на земляной слой, к которому были припаяны и корпуса разъёмов.

Так вот, нужно внимательно читать рекомендации к проектированию посадочных мест для таких микросхем, так как у некоторых из них нет другого контакта с землей, кроме «брюшка». И если не положить под контакт паяльную пасту, то электрически микросхема не будет подсоединена к земле. Для микросхем с небольшим количеством ножек термопад под корпусом небольшой величины, а у больших микросхем нужно быть осторожным. Производители указывают в рекомендациях какую контактную площадку и какое отверстие в трафарете под паяльную пасту нужно делать. Иногда в документации указывается просто 60 — 70% от площади термопада, а иногда даются рекомендации на разделение большого окна в трафарете на несколько маленьких, тогда при нанесении паяльной пасты она не будет выдавливаться шпателем из больших отверстий. Так же рекомендуют поступать и с большими контактными площадками под другие компоненты, например, для больших индуктивностей.

Для того чтоб система установки компонентов смогла правильно установить компонент, ей нужна точка отсчёта на плате и координаты установки компонентов с углом поворота. Подробнее об этом можно почитать поискав информацию о реперных знаках на печатных платах или PCB fiducials. Файл с координатми готовится в программе проектирования печатной платы автоматически.

У меня на выходе получается подобный файл c табуляциями.

Заголовок:

$HEADER$
BOARD_TYPE PCB_DESIGN
UNITS MM
$END HEADER

Часть с компонентами:

$PART_SECTION_BEGIN$
R303 RC0402FR-0768KL 270.00 120.30 39.10 BOTTOM YES
C580 CC0402-KR-X5R-5BB-104 180.00 38.40 88.50 BOTTOM YES
VT3 NDS331N 90.00 56.80 26.40 TOP NO

C282 CC0402-KR-X5R-7BB-104 180.00 128.10 26.20 BOTTOM YES
VS2 BZT52C-3V3 90.00 71.40 27.10 BOTTOM YES
U23 MCIMX6Q4AVT08AC 0.00 106.00 45.90 TOP NO
$PART_SECTION_END$

Координаты с репеерными знаками:

$FIDUCIAL_SECTION_BEGIN$
BOARD 42.50 8.00 BOTTOM
BOARD 177.00 8.00 BOTTOM
BOARD 183.40 113.50 BOTTOM
BOARD 183.40 113.50 TOP
BOARD 177.00 8.00 TOP
BOARD 42.50 8.00 TOP
U23 94.50 57.40 TOP
U23 117.50 34.40 TOP
U10 22.70 87.00 TOP
U10 38.70 109.00 TOP
U18 52.50 69.50 TOP
U18 81.50 98.50 TOP
$FIDUCIAL_SECTION_END$

Для плат малого размера требуется объедение мелких плат в групповую заготовку или панель. Это требование есть как у производителей подложек печатных плат, так и у монтажников. На монтаж отдаются координаты компонентов для одной платы, шаг плат в заготовке и угол поворота платы в заготовке.

Поворачивать платы в основном приходится для уменьшения площади заготовки при кривом контуре платы. Но и прямоугольные платы могут быть повёрнуты в панели. Однажды на монтажном производстве потребовали увеличить технологический отступ с 5 до 30 мм для одной стороны платы, так как там очень близко к краю плату необходимо было поставить компоненты с мелким шагом. При объединении плат в панель проблемный край плат был развернут в середину панели и технологический отступ остался со всех сторон 5 мм. Это позволило уже на производстве печатной платы разместить две панели на одном большом листе стеклотекстолита. При этом заказчик платы не переплачивал за отходы плат.

Панель для изготовления плат газового счётчика.

После монтажа панели платы могут быть разъединены на монтажном производстве, либо легко отделены у нас. Далее идёт проверка, прошивка, настройка, корпусирование и предпродажная подготовка.

Это не все этапы подготовки плат и устройств к производству. Можно добавить еще минимизацию списка компонентов, проверку на технологичность, разработку корпуса и размещение компонентов на плате и другие операции, но я постарался описать те действия, которые мне приходилось делать.

P.S. Для новой платы фото еще нет, так как он еще не приехала. На основе схемы новой платы сейчас делается плата в габаритах старой и без лишних наворотов в виде дисплея дорогой ПЛИС и прочего.

Older topics...

Course categories